数字ic验证|SV实验之异步FIFO总结

发布时间：2022-12-08

来源：IC修真院

我们给大家准备了数字ic验证中一个比较重要的小项目——SV实验之异步FIFO实验总结。

异步FIFO通常情况下是指读时钟和写时钟频率有差异，即由两个异步时钟驱动的FIFO，由于读写操作是独立的，故常用于多比特数据跨时钟域处理。

异步FIFO的核心部件就是一个Simple Dual Port RAM ;左右两边的长条矩形是地址控制器，负责控制地址自增、将二进制地址转为格雷码以及解格雷码;下面的两对D触发器 sync_r2w 和 sync_w2r 是同步器，负责将写地址同步至读时钟域、将读地址同步至写时钟域。

由于项目内容篇幅过长，点击上方蓝色按钮，即可下载完整版的SV实验之异步FIFO总结。

相关推荐：

数字ic验证项目实战教程及网站