打造IC人才
科技生态圈
发布时间:2026-06-16
来源:
网络上有一个问题,热度很高——你曾经后悔过做模拟IC设计吗?
回答里有从业20多年的IC老兵,也有刚入行的新人。
院院把回答全部看完,发现答案远比“后悔”或“不后悔”复杂得多。
知乎用户 洛水:入行的时候月薪只有5K,这些年一直翻倍涨。
接下来还有估计20年好光景,算下来真是一辈子做模拟电路了。
要想成大牛一定做ADC和PLL。
厉害的模拟工程师都是流片次数喂出来的。
这些回答背后,到底在说什么?
翻完全部回答,你会发现一个规律:
说"后悔"的,大多卡在了入门期。说"不后悔"的,都找到了持续成长的方法。
模拟IC设计的门槛确实高——半导体物理、器件工艺、电路分析、EDA工具、仿真验证……每一项都需要长期积累。不像数字IC有成熟的EDA自动化流程,模拟设计至今大量依赖工程师的经验判断。
甚至还有:现在公司要求2年独立流片量产3个芯片。
也就是说,流片的机会对于模拟IC学习者、从业者来说至关重要。
而现实是:全国能给本科生提供流片机会的高校不超过10所。 即使能流片,工艺也多为65nm。
没有流片经历意味着:
- 你的设计只停留在仿真层面,面试官无法判断你能否处理真实工艺偏差
- 你没有经历过从版图到GDS交付的全流程
- 你的简历和一众“做过课程设计”的同学拉不开差距
“厉害的模拟工程师都是流片次数喂出来的”——但问题是,学校能喂你几次?
为什么要做PLL
也有工程师说,要想成大牛一定做ADC和PLL。
PLL(锁相环)被公认为模拟IC设计中最具代表性的项目。它集成了模拟电路设计的几乎所有核心模块——PFD(鉴频鉴相器)、CP(电荷泵)、LPF(环路滤波器)、VCO(压控振荡器)、分频器。
一个PLL项目吃透了,意味着你搞懂了:
高频信号处理、环路稳定性分析、噪声建模与优化、工艺偏差对模拟性能的影响、从电路设计到版图布局布线的完整闭环.....
这也是为什么,PLL项目经验在面试中极其加分——它证明了你有能力独立完成一个复杂模拟系统的设计。
IC修真院模拟IC
PLL 22nm流片项目

课程由10年+经验的大厂资深模拟IC工程师主讲。他们经历过无数次流片、Debug过数不清的波形。
- 讲师:寇老师 -
背景:美国俄勒冈州立大学-硕士
经验:10年+模拟芯片从业经验
履历:曾就职美国应用材料、中兴微电子、长鑫存储。熟练掌握多家FAB成熟工艺和先进工艺下的模拟芯片电路设计和后端设计,并有数次成功流片经验;熟悉数模混合SoC全芯片PV,IP merge,MULIT-BUFFER DATA LINE。
- 讲师:会精 -
背景:南开大学博士学位,研究方向模拟集成电路设计
履历:曾就职于模拟IC全球TOP5企业 Senior Engineer,多次参与消费类模拟电子芯片的设计和流片、测试。
现任国内高校微电子科学与工程系一线教师,从事教学科研工作。参与多项省部级科研项目,指导学生参加省部级和国家级相关学科竞赛和多项大学生创新创业项目。
- 讲师:Mike -
背景:硕士研究生,高级工程师
经验:8年+模拟芯片从业经验
履历:在某所及某研发中心进行BMS—电压检测ADC、current-buff型LDO/片内电容型LDO、先进工艺下的温度传感器IP等多个项目并担任主任设计师。
熟练掌握多家FAB成熟工艺和先进工艺下的模拟芯片电路设计和后端设计,并有数次成功流片经验;熟悉数模混合SoC全芯片PV,IP merge,担任SIGMA-DELTA ADC的设计工作等。
- 讲师:mark -
背景:北京大学硕士
经验:8年以上模拟版图经验
履历:曾任国内知名IC设计公司资深模拟版图工程师,负责绘制过液晶驱动source/gate/tcon和power类chip版图整合设计。熟练掌握virtuoso/laker工具使用操作。
回归那个知乎问题——你曾经后悔过做模拟IC设计吗?
有人入行5000块,现在依旧看得到20年的好光景。
有人说国内模拟芯片落后,所以可以安心经营。
有人说说模拟大牛年入百万一抓一大把。
模拟IC这条路确实不好走。但恰恰因为它不好走——走通的人,才格外值钱。
如果你选择了模拟IC这条路,IC修真院可以帮你走稳第一步。
扫码了解课程详情 & 领取完整大纲

推荐阅读
2023-05-04
2023-01-04
2022-09-29
2022-11-09
2022-12-13