数字ic设计流程对于想要从事ic行业的icer来说比较重要，无论你选择数字前端、后端、还是验证，都必须要对主要流程了解清楚。今天IC修真院的小编给大家整理了详细信息。

　　前端设计的主要流程：

　　1、 规格制定

　　芯片规格: 芯片需要达到的具体功能和性能方面的要求

　　2、 详细设计

　　就是根据规格要求，实施具体架构，划分模块功能。

　　3、 HDL 编码

　　使用硬件描述语言(vhdl Verilog hdl )将功能以代码的形式描述实现。换句话也就是说将实际的硬件电路功能通过HDL 语言描述起来，形成 RTL 代码(使用cadence 软件)

　　4、 仿真验证

　　仿真验证就是检验编码设计的正确性，仿真验证工具 Mentor 公司的Modelsim，Synopsys 的VCS，还有Cadence 的NC-Verilog 均可以对 RTL 级的代码进行设计验证?(使用 Cadence 或 Modelsim 或Synopsys 的VCS 等软件)

　　5、 STA

　　Static Timing Analysis(STA)，静态时序分析，属于验证范畴，它主要是在时序上对电路进行验证，检查电路是否存在建立时间

　　(setup time)和保持时间(hold time)的违例(violation)。一个寄存器出现这两个时序违例时，是没有办法正确采样数据和输出数据的， 所以以寄存器为基础的数字芯片功能肯定会出现问题。

　　(Synopsys 的Prime Time)、、、、、、、、、

　　本文件内会详细给大家介绍。点击下方蓝色按钮即可免费下载PPT原文件，希望对大家有所帮助。

相关下载：

数字IC后端设计

模拟IC版图设计—大厂面试题

System Verilog搭建RTL验证平台详细步骤