数字IC前端设计

第一章数字电路

1.数字信号描述方法
2.数制
3.二~十进制数之间的转换
4.其他不同数制间的转换
5.进制数的算数运算
6.有符号数的表示1
7.有符号数的表示2
8.补码的加减运算
9.二~十进制码
10. 格雷码
11. ASCII码和奇偶检验码
12. 逻辑代数简介
13. 基本逻辑运算
14. 复合逻辑运算
15. 三态输出门电路
16. 集成逻辑门简介
17. 逻辑代数的基本定律
18. 逻辑代数的基本规则
19. 逻辑函数及其表示方法
20. 逻辑函数表达式的形式
21. 逻辑函数的代数化简法
22. 逻辑函数式的变换
23. 逻辑函数的最小项表达式
24. 逻辑函数的最大项表达式
25. 卡诺图的引出
26. 逻辑函数的卡诺图表示法
27. 逻辑函数的卡诺图化简法
28. 含无关项的逻辑函数化简
29. 逻辑门的替代符号
30. 组合逻辑电路的分析_1
31. 组合逻辑电路的设计过程_1
32. 组合逻辑电路的优化实现_1
33. 组合逻辑电路中的竞争冒险
34. 编码器
35. 集成编码器的使用
36. 二进制译码器
37. 译码器的应用
38. 二十进制译码器
39. 七段显示译码器
40. 数字显示电路
41. 数据分配器
42. 数据选择器
43. 数据选择器的应用
44. 数值比较器
45. 多位数值比较器
46. 一位加法器
47. 多位数加法器
48. 锁存器和触发器
49. 基本SR锁存器
50. 基本SR锁存器
51. 门控SR锁存器
52. 基本SR锁存器
53. D锁存器的电路结构
54. D锁存器的动态特性
55. 主从D触发器
56. 其他控制端的D触发器
57. 其他控制端的D触发器
58. 主从D触发器的动态特性
59. 维持阻塞D触发器
60. D触发器
61. JK触发器
62. T触发器和SR触发器
63. 时序逻辑电路1
64. 时序逻辑电路2
65. 同步时序逻辑电路分析
66. 异步时序电路分析
67. 寄存器和移位寄存器
68. 计数器简介
69. 同步二进制计数器
70. 集成计数器
71. 其他计数器
72. 逻辑门电路简介
73. MOS管及其开关特性
74. 基本CMOS逻辑门电路
75. 其他CMOS门电路

第二章 Linux&Gvim&EDA

1. LINUX基本知识及常用命令
2. LINUX常用命令_演示1
3. LINUX常用命令_演示2
4. LINUX常用命令_演示3
5. vim编辑器（1）
6.vim编辑器（2）
7.EDA-1
8.EDA-2
9.EDA-3
10.EDA-4
11.EDA-5
12.EDA-6
13.EDA-7
14.EDA-8
15.EDA-9

第三章 verilog HDL

1. verilog课程内容介绍
2. HDL语言介绍
3. Verilog语言的发展及特点
4. 数字系统抽象层次
5. 抽象级建模
6. 设计方法及流程介绍
7. verilog建模
8. 模块概念介绍
9. 仿真测试概念介绍
10. 模块结构概念介绍
11. 关键字&标识符
12. 编码标准
13. 数据类型_常量
14. 数据类型_参数传递
15. 数据类型_变量
16. 算术运算符
17. 符号分类&优先级
18. 逻辑运算符
19. 运算符示例讲解(1)
20. 运算符示例讲解(2)
21. 赋值语句&块语句介绍
22. 阻塞赋值&非阻塞赋值
23. 块语句示例
24. if_else语句
25. case语句
26. 条件语句注意事项&示例
27. for语句
28. repeat语句
29. while&forever语句
30. always语句实现循环
31. 结构语句_always（1）
32. 结构语句_always（2）
33. 结构语句_initial
34. 任务和函数（1）
35. 任务和函数（2）
36. task&function的区别
37. 系统任务（1）
38. 系统任务（2）
39. 编译预处理（1）
40. 编译预处理（2）
41. 编译预处理（3）
42. 练习（1）
43. 练习（2）
44. 练习（3）
45. 练习（4）
46. 练习（5）
47. 练习（6）
48. 练习（7）
49. 练习（8）
50. 练习（9）
51. 练习（10）
52. 练习（11）
53. 练习（12）
54. 练习（13）
55. 练习（14）
56. 行为描述&混合描述
57. 门级描述
58. 测试与验证
59. 状态机概念
60. 状态机的分类&实现
61. 状态机的实现&转移图
62. 序列检测示例
63. 阻塞与非阻塞（1）
64. 阻塞与非阻塞（2）
65. 可综合&不可综合语法举例
66. 可综合设计举例
67. Verilog小结
68.状态机概念
69.状态机概念
70.状态机的实现&转移图
71.序列检测示例
72.饮料机工作原理介绍上
73.饮料机工作原理介绍下
74.饮料机verilog代码解析

第四章同步FIFO

1. 同步FIFO相关概念(1)
2. 同步FIFO相关概念(2)
3. 同步FIFO代码实现及仿真（1）
4. 同步FIFO代码实现及仿真（2）

第五章异步FIFO

1. 异步FIFO相关概念(1)
2. 异步FIFO相关概念(2)
3. 异步FIFO设计思路解析（1）
4. 异步FIFO设计思路解析(2)
5. 异步FIFO代码实现及仿真(1)
6. 异步FIFO代码实现及仿真(2)
7. 异步FIFO代码实现及仿真(3)

第六章 UART

1. UART协议相关概念(1)
2. UART协议相关概念(2)
3. UART发送模块设计代码实现及仿真(1)
4. UART发送模块设计代码实现及仿真(2)
5. UART发送模块设计代码实现及仿真(3)
6. UART接收模块设计代码实现及仿真(1)
7. UART接收模块设计代码实现及仿真(2)
8. UART模块设计代码实现及仿真(1)
9. UART模块设计代码实现及仿真(2)
10. UART模块设计代码实现及仿真(3)
11. UART模块设计代码实现及仿真(4)

第七章 SPI

1. SPI协议相关概念(1)
2. SPI协议相关概念(2)
3. SPI协议相关概念(3)
4. SPI模块设计代码实现及仿真(1)
5. SPI模块设计代码实现及仿真(2)
6. SPI模块设计代码实现及仿真(3)
7. SPI模块设计代码实现及仿真(4)
8. SPI模块设计代码实现及仿真(5)

第八章 APB

1. APB协议相关概念(1)
2. APB协议相关概念(2)
3. APB协议相关概念(3)
4. APB2UART模块设计代码实现及仿真(1)
5. APB2UART模块设计代码实现及仿真(2)
6. APB2UART模块设计代码实现及仿真(3)

第九章 AHB

1. AHB协议相关概念(1)
2. AHB协议相关概念(2)
3. AHB协议相关概念(3)
4. AHB协议相关概念(4)
5. AHB协议相关概念(5)
6. AHB协议相关概念(6)
7. AHB master模块设计代码实现及仿真（1）
8. AHB master模块设计代码实现及仿真（2）
9. AHB master模块设计代码实现及仿真（3）
10. AHB master模块设计代码实现及仿真（4）
11. AHB master模块设计代码实现及仿真（5）
12. AHB master模块设计代码实现及仿真（6）
13. AHB master模块设计代码实现及仿真（7）

第十章 USB

1.总线简介
2. USB网络概述
3. 物理层(1)
4. 物理层(2)
5. 包类型(1)
6. 包类型(2)
7. 事务类型
8. 传输类型(1)
9. 传输类型(2)
10. 握手响应
11. 时序位
12. 总结

第十一章实战项目演练-Mem控制器设计

1. 项目需求介绍（1）
2. 项目需求介绍（2）
3. 项目需求介绍（3）
4. AXI协议介绍(1)
5. AXI协议介绍(2)
6. AXI channel介绍(1)
7. AXI channel介绍(2)
8. AXI channel介绍（3）
9. AXI architecture（1）
10. AXI architecture（2）
11. AXI architecture（3）
12. memory相关内容介绍（1）
13. memory相关内容介绍（2）
14. memory相关内容介绍（3）
15. memory contrller concept(1)
16. memory contrller concept(2)
17. memory contrller concept(3)
18. register defination(1)
19. register defination(2)
20. register defination(2)
21. MC design spec(1)
22. MC design spec(2)
23. MC design spec(3)
24. MC interface(1)
25. MC interface(2)
26. write timing analysis（1）
27. write timing analysis（2）
28. write timing analysis（3）
29. read timing analysis(1)
30. read timing analysis(2)
31. read timing analysis(3)
32. MC design spec overview(1)
33. MC design spec overview(2)
34. MC design spec overview(3)
35. register files完善(1)
36. register files完善(2)
37. register files完善(3)
38. mc_apb_cfg解析(1)
39. mc_apb_cfg解析(2)
40. mc_apb_cfg解析(3)
41. 模块框图拆解(1)
42. 模块框图拆解(2)
43. MC top子模块划分(1)
44. MC top子模块划分(2)
45. MC top子模块划分(3)
46. wchannel RTL design(1)
47. wchannel RTL design(2)
48. archannel RTL design（1）
49. archannel RTL design（2）
50. rchannel RTL design(1)
51. rchannel RTL design(2)
52. axi2frame RTL design(1)
53. axi2frame RTL design(2)
54. axi2frame RTL design(3)
55. spec 完善 & array相关模块(1)
56. spec 完善 & array相关模块(2)
57. spec 完善 & array相关模块(3)
58. array相关模块(1)
59. array相关模块(2)
60. array_wr RTL design(1)
61. array_wr RTL design(2)
62. array_wr RTL design(3)
63. array_wr RTL design(4)
64. array_rd RTL design(1)
65. array_rd RTL design(2)

数字IC设计