打造IC人才
科技生态圈

数字IC后端设计

自购买期一年有效

1488人报名

课程介绍:

数字IC后端设计课程内容专注于数字后端知识,培养学生具备数字后端设计能力,课程全面、深入的讲解综合、STA、PR等内容,熟悉服务器以及后端EDA工具的使用。课程涵盖Linux、数字电路、数字后端设计流程、综合、STA、PR以及MCU整个芯片的后端实现。

课程升级:

四化一体
教学内容标准化,教学过程规范化,教学管理平台化,教学结果可量化、线上线下一体;

6+1服务模式
职业规划师、班主任、讲师、助教、项目经理、就业推荐 + 人力资源服务;

数字IC后端(移动端)_01数字IC后端(移动端)_02数字IC后端(移动端)_03数字IC后端(移动端)_04数字IC后端(移动端)_05数字IC后端(移动端)_06

数字IC后端设计试听课

  • 数字IC后端设计

    试看

Linux

  • 基本概念及服务器登录

  • 目录操作

  • 文件压缩

  • 文件操作

  • vi编辑器1

  • vi编辑器2

  • 其他命令操作

  • Linux总结&答疑

数字电路

  • 数值和码值

  • 逻辑代数运算

  • COMS逻辑门电路

  • 组合逻辑电路

  • 触发器

  • 时序逻辑电路

  • 总结&答疑

数字后端概述

  • 数字后端概述

静态时序分析STA

  • STA_1 timing path介绍

  • STA_2 sta的基本流程

  • STA_3 时序约束1

  • STA_4 时序约束2

  • STA_5 时序特例

  • STA_6 时序分析1

  • STA_7 时序分析2

  • STA_8 时序模型1

  • STA_9 时序模型2

  • STA_10 物理库介绍

  • STA_11 信号完整性1

  • STA_12 信号完整性2

  • STA_13 PTSI的输入

  • STA_14 噪声

  • STA_15 精度提升

  • STA lab讲解

逻辑综合

  • 综合概念(Synthesis)

  • 综合库介绍(Library)

  • 时钟及约束(Clocks and Timing constraints)

  • 时钟边界约束

  • 时序特例及规则约束

  • 综合方法及优化(methods and optimization)

  • 综合训练1

Floorplan

  • Floorplan Introduction

  • Die Introduction

  • macro placement

  • IO Placement Introduction

  • Voltage Area Introduction

  • Blockage Introduction

Library & Place

  • 环境与设计库

  • placement

  • placement optimization

  • coarse placement

  • leaglization

CTS

  • CTS

  • constraint

  • skew and transition

  • max cap and excetion

  • cell usage

  • strategy

Route & finish

  • general route

  • step of route

  • route opt

  • DFM

  • output

PV

  • PV

  • ANTDRC

  • DRC

  • DENSITY

  • ERC

  • ESD

  • LVS

  • PV练习

Signoff

  • Signoff小结

MCU

  • 建立部分环境,布图规划与布局、时钟树的建立、绕线,时序的收敛

职业简介:

数字后端处于数字IC设计流程的后端,属于数字IC设计类岗位的一种。数字后端按岗位类别可以分为:逻辑综合,布局布线physical design,静态时序分析(STA),功耗分析Power analysis,物理验证physical verification等岗位。

发展前景:

中国芯片业已经觉醒,并且正在不断进步,从国际、国内市场来看,我国集成电路产业市场前景广阔。在IC设计中,数字后端所占的人数比重一直是最多的,而且随着芯片规模不断加大,后端工程师需要的人数将会越来越多。资深数字后端工程师的薪资在50K-80K,所以对于IC行业科班出身或者想要转行的在职人来前景都是很明朗的。

工作内容:

1.主要负责将RTL code转换为实际后端使用的netlist网表。

2.布局布线(PD),负责netlist到GDSII的转化过程。

3.静态时序分析(STA);

4.物理验证(PV);

5.功耗分析(PA)

6.熟练使用以下工具

布局布线:Innovus/Encounter, ICC2/ICC

综合:DC, Genus

物理验证:Calibre

静态时序分析: PrimeTime, Tempus

功耗分析: Redhawk, Voltus,PTPX

所需技能:

1.具有较好的综合知识,英语听说读写能力,团队合作,沟通能力,学习能力。

2.有扎实的基础知识,数字电路、半导体工艺基础等。

3.熟悉工具环境:LINUX,编辑器,EDA仿真工具

4.熟悉SoC从RTL到GDSII的完整设计流程

5.熟练综合技能及相关EDA工具使用

6.熟练自动布局布线技能及相关EDA工具使用

7.熟练时序分析 (STA)

8.熟练物理验证 (FV, PV, PA等)

适用人群:

有意应聘后端设计工程师的在职人员(统招本科及以上学历)

高等院校电子类在校研究生(含材料、工艺、物理、自动化等专业)