AVM是一个基于System Verilog和SystemC编程环境。它是为了开发复杂验证平台而设计的。就如学习C语言一样(或者System Verilog或者SystemC)，它会需要一段时间去学习AVM，从而知道如何更有效地去应用所有的概念。这本书的目的就是给你一个信心。如果这本书的作者把工作做得相当好，那么当你阅读这本书并且按里面的例子进行练习，肯定会有惊喜的体验。这个比喻性的概念在你的思想形成之后，你就会掌握AVM中所有的结构并且知道如何应用。

 

　　绪论

　　第1章 验证原理

　　1.1 验证基础

　　1.2 个验证平台

　　1.3 第二个验证平台

　　1.4 总结

 

　　第2章 AVM综述

　　2.1 重用

　　2.2 验证组件和接口

　　2.3 层次化结构的验证平台

　　2.4 两个域

　　2.5 基于SystemVerilog AVM概述

　　2.6 总结

 

　　第3章 面向对象程序设计的基本原理

　　3.1 面向过程vs.面向对象

　　3.2 类和对象

　　3.3 对象间关系

　　3.4 虚函数和多态

　　3.5 通用程序设计

　　3.6 作为组件的对象

　　3.7 OOP和验证

 

　　第4章 TLM介绍

　　4.1 抽象(Abstraction)

　　4.2 事务的定义(Definilion of a Transaction)

　　4.3 组件间的通信(Communicating ComF)onents)

　　4.4 使用通道(channel)来隔离组件

　　4.5 事务级连接(Forming a Transation—Level Connection)

　　4.6 小结

 

　　第5章 Sustem Vererilog中的AVM机制

　　5.1 接口

　　5.2 连接组件

　　5.3 创建环境

　　5.4 连接硬件

　　5.5 报告

　　5.6 总结

 

　　第6章 验证平台基础

　　6.1 一个简单的存储器设计

　　6.2 激励产生器

　　6.3 监视器

　　6.4 三类状态机

　　6.5 驱动器

　　6.6 总结

 

　　第7章 完整的验证平台

　　7.1 分析端口和分析组件

　　7.2 记分板

　　7.3 覆盖率

　　7.4 注入错误

　　7.5 总结

 

　　第8章 逐步优化

　　8.1 事务级设计

　　8.2 RiiL替换

　　8.3 FPU作为黄金模型

　　8.4 小结

 

　　第9章 验证平台中的模块

　　9.1 非流水型总线实例

　　9.2 基于模块的断言监视器

　　9.3 总线功能模型(BFM)

　　9.4 总结

 

　　第10章 验证

　　10.1 CRV方法概述

　　10.2 对类加入

　　10.3 用继承来实现层次约束

　　10.4 动态修改约束

　　10.5 过度约束

　　10.6 设定成员

　　10.7 动态数组

　　10.8 每个设计/每个测试配置

　　10.9 约束设计

　　10.10 类工厂

　　10.11 状态决定约束实例

　　10.12 AVM激励生成器

 

　　第11章 AVM与System Verilog和SustemC

　　11.1 对象模型

　　11.2 对象的支持

　　11.3 封装行为

　　11.4 化

　　11.5 实例化与细节构建

　　11.6 事务级连接

　　11.7 执行阶

　　11.8 创建完整的验证平台架构

　　11.9 选择SystemVerilog或systemc

　　附录A 符号说明

　　附录B 命名约定

　　附录C AVM百科全书

 

　　附录D Apache许可证

　　本文整理高级验证方法学正本书籍，点击下方蓝色按钮即可免费下载原文件，希望对大家有所帮助。

 

　　相关下载：

　　数字IC后端设计

　　模拟IC版图设计—大厂面试题

　　System Verilog搭建RTL验证平台详细步骤