这是芯片入门最实用的eda工具清单：

从系统定义→RTL→验证→综合→DFT→P&R→物理验证→流片→封装测试，9大阶段40+软件一次讲清。

Synopsys/Cadence/Siemens三大EDA巨头的都有，开源+免费软件平替也给列好了，每个工具都标注了获取方式和学习资源方式。

学习资料包（教程、路径图、开源项目、就业信息、简历模板、面试题......）

系统定义与架构设计

1、开源：SystemC/TLM-2.0

系统级建模语言，用于事务级虚拟原型和架构探索，芯片公司做架构评估、性能分析的标配

获取：accellera.org免费下载

学习：doulos.com/knowhow/systemc

2、开源：Gem5

全系统架构仿真器，支持ARM/x86/RISC-V多ISA，学术界和工业界通用的架构探索平台

获取：github.com/gem5/gem5

学习：gem5.org官方文档

3、开源：QEMU

CPU/SoC虚拟化仿真器，快速搭建虚拟SoC环境跑软件栈

获取：qemu.org免费下载

学习：qemu.readthedocs.io

4、免费：MATLAB/Simulink

算法建模、信号处理、系统级仿真，芯片算法验证阶段常用，学生版有优惠

获取：mathworks.com（学生版优惠）

学习：MathWorks官方免费教程

5、免费：Draw.io/Visio/Mermaid

架构图、时序图、状态机图绘制，Draw.io在线免费，Mermaid开源支持代码绘图

获取：draw.io/mermaid.js.org均免费

学习：即开即用

数字IC前端（RTL逻辑设计）

1、Synopsys：VCS

大厂RTL仿真标配，VCS+NLP原生支持UVM，支持增量编译、并行仿真，覆盖率收集功能强大

获取：Synopsys官网（需License）

学习：SolvNet+SNUG论文

2、Synopsys：Verdi

支持源码追踪、时序图、状态机可视化、FSDB波形分析，芯片工程师天天用的核心调试工具

获取：Synopsys官网（需License）

学习：VerdiBasicTraining+实操积累

3、Cadence：Xcelium

Cadence仿真引擎，支持多核并行仿真，与Cadence其他工具链集成度高

获取：Cadence官网（需License）

学习：CadenceSupportPortal

4、SiemensEDA：QuestaSim

Siemens仿真器，StarterEdition可免费使用，支持UVM，FPGA开发常用

获取：SiemensEDA（StarterEdition免费）

学习：verificationacademy.com

5、开源：IcarusVerilog+GTKWave

开源Verilog编译仿真+波形查看，入门学习首选，不用License也能跑仿真看波形

获取：github.com/steveicarus/iverilog+gtkwave.sf.net

学习：iverilog.wikia.com

6、开源Verilator

开源高性能Verilog→C++/SystemC编译器，仿真速度比传统事件驱动仿真快一个数量级，RISC-V项目广泛使用

获取：github.com/verilator/verilator

学习：verilator.org官方文档

7、Synopsys：SpyGlass

RTLLint检查与CDC分析，代码规范性检查、时钟域交叉分析、可综合性检查，面试高频考点

获取：Synopsys官网（需License）

学习：SpyGlass方法论指南

8、免费：VivadoXilinx/AMD

XilinxFPGA开发IDE，含综合/布局/时序分析/ILA逻辑分析仪，免费版功能几乎无限制，前端学习性价比最高的平台

获取：xilinx.com免费下载

学习：DocNavUG901/902系列

9、免费：QuartusPrimeIntel

IntelFPGA开发IDE，Lite版免费，配合ModelSim构成完整FPGA开发环境

获取：intel.com免费下载Lite版

学习：IntelFPGA培训中心

10、免费：Git/GitHub/GitLab

版本管理工具，芯片项目代码量大，Git是必备技能，学会分支管理、冲突解决、MR流程

获取：git-scm.com免费

学习：ProGit电子书(git-scm.com/book)

数字功能验证

1、Synopsys：VCS+UVM

工业验证仿真引擎，原生支持UVM方法学，覆盖率驱动验证、约束随机测试、回归管理

获取：Synopsys官网（需License）

学习：VerificationAcademy+SNUG

2、SiemensEDA：QuestaSimUVM

UVM验证仿真器，配套UVMCookbook是最经典的UVM学习资料（免费在线阅读）

获取：SiemensEDA（需License）

学习：verificationacademy.com/uvm-cookbook

3、Cadence：JasperGold

业界最强形式验证平台，无需写testbench，用数学方法证明设计属性是否成立，大厂验证team标配

获取：Cadence官网（需License）

学习：CadenceJasperGold认证课程

4、Synopsys：VCFormal

Synopsys形式验证平台，与VCS/Verdi深度集成，支持属性检查和覆盖率驱动验证

获取：Synopsys官网（需License）

学习：VCFormalUserGuide

5、开源：cocotb

Python协同仿真框架，用Python写testbench，驱动Icarus/Verilator/VCS等后端仿真器上手快，适合原型验证

获取：github.com/cocotb/cocotb

学习：docs.cocotb.org

6、开源：pyuvm

Python版UVM1.2实现，适合用Python快速搭建UVM验证环境，学习UVM概念的好工具

获取：github.com/pyuvm/pyuvm

学习：pyuvm.io

7、开源：riscv-dvGoogle

Google开源的RISC-V随机指令生成器，支持UVMtestbench集成，了解大厂验证方法论的好项目

获取：github.com/google/riscv-dv

学习：GitHubREADME+论文

逻辑综合

1、Synopsys：DesignCompiler(DC)

RTL→门级网表综合工具芯片前端工程师必知必会，SDC时序约束编写、compile_ultra优化策略、多Corner综合

获取：Synopsys官网（需License）

学习：DCUserGuide+SolvNet

2、Cadence：Genus

Cadence综合平台，与Innovus后端工具紧密集成，物理感知综合能力强

获取：Cadence官网（需License）

学习：CadenceGenus培训

3、Synopsys：Formality

等价性验证（RTLvsNetlist），综合前后必须验证功能一致性，确保综合没有改变设计逻辑

获取：Synopsys官网（需License）

学习：FormalityUserGuide

4、Cadence：ConformalLEC

Cadence等价性检查工具，与Genus/Innovus无缝衔接

获取：Cadence官网（需License）

学习：Cadence线上课程

5、开源：Yosys

开源RTL综合框架，支持Verilog→网表综合，内置ABC逻辑优化引擎，开源芯片设计流程的核心环节

获取：github.com/YosysHQ/yosys

学习：yosyshq.net官方文档+社区

6、开源：OpenSTA

开源静态时序分析引擎，工业级SDC支持，理解STA原理的最佳工具

获取：github.com/The-OpenROAD-Project/OpenSTA

学习：OpenROAD项目文档

DFT·可测性设计

1、SiemensEDA：Tessent

DFT全流程工具：ScanChain插入、MemoryBIST、BoundaryScan、ATPG生成、测试压缩，行业市占率最高的DFT平台

获取：SiemensEDA官网（需License）

学习：Tessent官方培训课程

2、Synopsys：TetraMAX

ATPG自动测试向量生成，给定故障模型（Stuck-at/Transition/PathDelay）自动生成测试向量

获取：Synopsys官网（需License）

学习：SolvNetATPG教程

3、Synopsys：DFTCompiler

ScanChain插入工具，与DC综合紧密集成，综合阶段完成DFT逻辑插入

获取：Synopsys官网（需License）

学习：DFTCompilerUserGuide

4、Cadence：Modus

CadenceDFT解决方案，与Genus/Innovus工具链集成，提供统一的DFT流程

获取：Cadence官网（需License）

学习：CadenceDFT课程

5、开源：Fault

开源ATPG与故障仿真工具，支持Stuck-at和Transition故障模型，适合学习DFT/ATPG原理

获取：github.com/Cloud-V/Fault

学习：GitHub项目文档

数字后端PR、布局布线、物理验证DRC/LVS

1、Cadence：Innovus

Cadence数字后端P&R平台，从Floorplan→Place→CTS→Route→Signoff全流程TSMC/SMIC等主流Foundry深度支持

获取：Cadence官网（需License）

学习：CadenceInnovus官方培训

2、Synopsys：ICC2

Synopsys布局布线平台，与DC/PT/StarRC形成完整的Synopsys后端工具链

获取：Synopsys官网（需License）

学习：SolvNetICC2教程

3、Synopsys：PrimeTime(PT)

时序签核GoldenSTA工具，Setup/Hold分析、SI噪声、OCV/CRPR、Multi-ModeMulti-Corner面试高频

获取：Synopsys官网（需License）

学习：PrimeTime基础+高级培训

4、Cadence：TempusCadence

Cadence时序签核工具，与Innovus紧密集成，支持分布式并行STA

获取：Cadence官网（需License）

学习：CadenceTimingSignoff课程

5、Synopsys：StarRC

寄生参数提取，从GDS提取RC参数，输出SPEF文件给STA/Power分析

获取：Synopsys官网（需License）

学习：StarRCUserGuide

6、SiemensEDA：RedHawk-SC

IRDrop/EM/电源完整性分析，动态压降分析、电迁移检查，大电流AI芯片必做的Signoff分析

获取：SiemensEDA（需License）

学习：RedHawk官方培训

7、Cadence：Voltus

Cadence电源完整性与IRDrop分析，与Innovus/Tempus集成，统一电源签核方案

获取：Cadence官网（需License）

学习：CadenceVoltus课程

8、开源：OpenROAD+OpenLane

完整的开源RTL→GDSII后端流程，基于SkyWater130nm开源PDK，覆盖Floorplan/Place/CTS/Route/STA/PV全环节Google赞助，社区活跃

获取：github.com/The-OpenROAD-Project/OpenROAD/OpenLane

学习：openlane.readthedocs.io

9、SiemensEDA：CalibrenmDRC/nmLVS/xRC

物理验证行业Golden标准，DRC（设计规则检查）、LVS（版图原理图比对）、PEX（寄生参数提取）三位一体所有Foundry官方RuleDeck都基于Calibre

获取：SiemensEDA官网（需License）

学习：Calibre官方认证培训课程

10、Synopsys：ICValidator(ICV)

Synopsys物理验证平台，与ICC2/StarRC集成，提供DRC/LVS/DFM统一验证方案

获取：Synopsys官网（需License）

学习：SynopsysPV培训

11、Cadence：Pegasus

Cadence物理验证系统，与Virtuoso/Innovus原生集成，支持云分布式DRC

获取：Cadence官网（需License）

学习：CadencePV课程

流片与制造

1、SiemensEDA：CalibreMDP

MaskDataPreparation，GDS→Mask数据转换，含OPC、散射条插入、Mask规则检查

获取：SiemensEDA（需License）

学习：Calibre制造系列培训

2、Cadence：Virtuoso

版图编辑与查看，模拟/混合信号设计的核心平台，数字工程师主要用于版图查看和Signoff检查

获取：Cadence官网（需License）

学习：CadenceVirtuoso全套课程

3、开源：KLayout

开源GDS/OASIS版图查看器，支持脚本化操作，查看和分析版图的最佳免费工具

获取：klayout.de免费下载

学习：klayout.de官方文档

4、开源：MagicVLSI

开源版图编辑工具，支持DRC检查和版图编辑，OpenLane流程中用于最终GDS查看和DRC修复

获取：opencircuitdesign.com/magic

学习：MagicTutorial+OpenLane教程

5、Synopsys：YieldExplorer

良率分析平台，统计良率预测、关键缺陷分析、DFY优化建议

获取：Synopsys官网（需License）

学习：SolvNet良率分析指南

封装与测试

1、Cadence：Allegro/APD

封装基板设计工具，APD（AdvancedPackageDesigner）用于BGA/FCBGA/Chiplet等先进封装设计

获取：Cadence官网（需License）

学习：CadencePCB/PKG培训

2、AnsysHFSS（学生版免费）

3D全波电磁场仿真，封装/PCB/连接器的信号完整性分析，高速SerDes通道仿真必备

获取：ansys.com（学生版免费）

学习：AnsysLearningHub

3、AnsysSIwave（学生版免费）

封装/PCB信号与电源完整性仿真，PDN阻抗分析、串扰分析、SSN仿真

获取：ansys.com（学生版免费）

学习：AnsysSIwave官方培训

4、ADSKeysight（学生版可申请）

高速串行/射频仿真，DDR/PCIe/SerDes通道建模，IBIS-AMI仿真，信号眼图分析

获取：keysight.com（学生版可申请）

学习：KeysightUniversity课程

5、SiemensEDA：Tessent(ATETest)

量产测试向量生成与诊断，将DFT阶段生成的Pattern转化为ATE可用的测试程序

获取：SiemensEDA（需License）

学习：Tessent量产测试课程

6、Advantest/TeradyneATE免费

自动测试设备平台，V93000/UltraFLEX等主流ATE，量产测试硬件平台

获取：晶圆厂/封测厂提供

学习：原厂使用培训

~~

转行/在读/找实习都能用，对半导体/芯片设计有兴趣的欢迎找我领取，我花了很长时间整理的学习路线，希望能帮到和我一样在路上的芯片人。